(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-291085

(43) 公開日 平成 4年(1992)10月15日


(51) Int.Cl. ⁵	識別記号	庁内整理番号	FI	技術表示箇所
G 1 1 C 11/401				
G 0 6 F 15/16	350 F	8840 – 5 L		
G 1 1 C 11/41			6116	11/11 262 6
		8526 - 5 L 7323 - 5 L	GIIC	11/34 3 6 2 G K
		7323 — 3 L	ŧ	系 審査請求 未請求 請求項の数 1 (全 5 頁)
(21)出願番号 特	·願平3-80484		(71)出願人	
	·			三菱電機株式会社
(22)出願日 平	2成3年(1991)3月	20日		東京都千代田区丸の内二丁目2番3号
		•	(72)発明者	原田和世
•				神戸市兵庫区和田崎町1丁目1番2号 三
			(74) 伊丽 λ	菱電機株式会社制御製作所内 弁理士 田澤 博昭 (外2名)
			(74)1(连八	开座工 田俸 舟崎 (外2.5)
				•

(54) 【発明の名称】 メモリアクセス方式

(57)【要約】

【目的】 複雑な手順によらず、各CPU間での正確な データの獲得を可能にする。

【構成】 マルチプロセッサシステムをシステムバスを介して構成しているCPU上、あるいは該システムバスに接続された別ポード上に共有メモリとしての2ポートメモリ及び該2ポートメモリへのアクセス権を決めるアクセスフラグエリアを設け、このアクセスフラグエリアにセットされたアクセスフラグを有するCPUのみに前記2ポートメモリへのアクセスを認めるようにしたことを特徴としている。



【特許請求の範囲】

【請求項1】 複数個のCPUをシステムバスを介して 接続してなるマルチプロセッサシステムにおいて、前記 CPU上、あるいは前記システムバスに接続された別ボ ード上に共有メモリとしての2ポートメモリ及び該2ポ ートメモリへのアクセス権を決めるアクセスフラグエリ アを設け、このアクセスフラグエリアにセットされたア クセスフラグを有するCPUのみに前記2ポートメモリ へのアクセスを認めることを特徴とするメモリアクセス 方式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、複数個のCPじから 同一メモリに対するアクセスを管理するメモリアクセス 方式に関するものである。

[0002]

【従来の技術】図3は例えば特開昭61-135292 号公報に示された従来のメモリアクセス方式を実現する システム(二重系)を構成するプロック図であり、図に おいて、1a.1bはそれぞれ遠方制御装置と情報処理 20 ものである。 装置2a(1系)、2b(2系)を結合する結合装置で ある。

【0003】また、各情報処理装置1a(1b)は、そ れぞれデータ格納用の主メモリ3a(3b)、各機器の 制御等を行うCPU4a(4b)、及び処理結果の出力 等を行う出力部5 a (5 b) からなり、6 は前記CPU 5 a 及びCPU 5 b間を接続するインターフェースであ る。

【0004】次に動作について図4のフローチャートを れCPU4a、4bが同期して主メモリ3a、3bにD AM(ダイレクトメモリアクセス)転送された入力情報 をインターフェース6を介して交換し合い、互いの情報 を比較照合して、相異があった場合にそれぞれ異常処理 を実行するように動作する。

【0005】まず、主メモリ3a(3b)の入力情報の 変化を検出すると、その変化に対応した制御情報を作成 し (ステップST1. ST2)、その後、制御所と被制 御所との間で前記制御情報及び監視情報を伝送するた め、一定時間(t秒)待機する(ステップST3)。な お、この間も主メモリ3a(3b)には新たな入力情報 が格納される。

【0006】そして、情報処理装置2a(1系)と情報 処理装置2b(2系)との間で前記入力情報を交換し合 い (ステップST4)、この交換した情報と自系の情報 をそれぞれ比較し(ステップST5)、もし相異があれ ば警報の鳴動あるいはメッセージ出力等の異常処理を行 う(ステップST6, ST7)。

[0007]

方式は以上のように構成されているので、CPじ間でイ ンターフェースを介して入力情報を交換し合う場合、該 インターフェースに対して2台のCPUから同時にデー タアクセスが発生し、書き込み処理中に読出し処理を行 うなどすると、新データと旧データを同時に読出す可能 性があり、信頼性が確保できないなどの課題があった。

【0008】この発明は上記のような課題を解消するた めになされたもので、複雑な手順によらず、各CPU間 で正確なデータの獲得を可能にするメモリアクセス方式 10 を得ることを目的としている。

[0009]

【課題を解決するための手段】この発明に係るメモリア クセス方式は、マルチプロセッサシステムをシステムバ スを介して構成しているCPU上、あるいは該システム バスに接続された別ポード上に共有メモリとしての2ポ ートメモリ及び該2ポートメモリへのアクセス権を決め るアクセスフラグエリアを設け、このアクセスフラグエ リアにセットされたアクセスフラグを有するCPUのみ に前記2ポートメモリへのアクセスを認めるようにした

[0010]

【作用】この発明におけるメモリアクセス方式は、2ポ ートメモリへのデータアクセスに先立って、アクセスフ ラグエリアをチェックすることにより、排他制御する (フリーであれば自CPU個有のアクセスフラグをセッ トし、すでに他のCPU個有のアクセスフラグがセット されていればアクセス不可)。

[0011]

【実施例】以下、この発明の一実施例を図について説明 用いて説明する。各情報処理装置2a,2bではそれぞ 30 する。図1はこの発明の一実施例によるメモリアクセス 方式を実現する各CPU間の構成を示すプロック図であ り、従来のシステムと同一または相当部分には同一符号 を付して説明を省略する。

> 【0012】図において、7は各CPU4a、4bを接 続するシステムパス、8は各CPU4a、4bの共有メ モリとしての2ポートメモリ、9は前記2ポートメモリ 8とのアクセスを行うCPU個有のアクセスフラグを格 納しておくアクセスフラグエリアである。

【0013】なお、前記2ポートメモリ8及びアクセス フラグエリア9は、この実施例ではCPU4a(1系) に設けたが、CPU4b (2系) に設けてもよく、また 前記システムバスの接続された別ポードを用意してもよ

【0014】次に動作について図2のフローチャートを 用いて説明する。まず、アクセス要求が発生すると、ア クセスフラグエリア9をチェックし、アクセス権がフリ ーであることを確認する(ステップST8)。もし、フ リーであれば自CPUのアクセスフラグ(各CPUに予 め決められている)をセットし(ステップST9)、そ 【発明が解決しようとする課題】従来のメモリアクセス 50 の後、他CPUにアクセス権が移っていないことを確認

するため、再度アクセスフラグエリア 9 をチェックして 自 C P U のアクセスフラグのままであることを確認する (ステップ S T 1 0)。

【0015】そして、このようにアクセス権が獲得できた後、2ポートメモリ8へのアクセスを行い(ステップST11)、該2ポートメモリ8へのアクセスが終了した時点でアクセスフラグエリア9にセットした自CPUのアクセスフラグをリセットし、フリーにしておく(ステップST12)。

[0016]

【発明の効果】以上のように、この発明によれば、CPU上、あるいは別ポード上に共有メモリとしての2ポートメモリ及びアクセスフラグエリアを設け、該2ポートメモリへアクセスを行う前に前記アクセスフラグエリアをチェックさせることで2ポートメモリへの排他制御を行うように構成したので、複雑な手順によらず、各CP

U間で正確にデータが獲得できる効果がある。

【図面の簡単な説明】

【図1】この発明の一実施例によるメモリアクセス方式を実現する各CPU間の構成を示したプロック図である。

【図2】この発明一実施例によるメモリアクセス方式の 動作を説明するフローチャートである。

【図3】従来のメモリアクセス方式を実現するシステムの構成を示すブロック図である。

10 【図 4】従来のメモリアクセス方式の動作を説明するフローチャートである。

【符号の説明】


4a, 4b CPU

7 システムバス

8 2ポートメモリ


9 アクセスフラグエリア

【図1】



4a,4b: CPU

9:アクセスフラグエリア



[図3]

